Nieuws

Een technologie kan van een vrij smal professioneel gebied bekend worden. Er zijn historische redenen en het is ook onafscheidelijk van de bevordering van beroemde bedrijven. Het is Apple die Slokje aan het publiek brengt, en geavanceerde verpakking kan wijdverspreide publiciteit aantrekken. Omdat TSMC (TSMC).
Apple zei dat mijn I-het Slokjetechnologie van het Horlogegebruik, en Slokje wijd sindsdien zijn gekend; TSMC zei dat naast geavanceerde technologie, ik ook in geavanceerde verpakking wil in dienst nemen, en geavanceerde verpakking is vermeld door de industrie zoals hebbend dezelfde belangrijke status als geavanceerde technologie.
beeld
De laatste jaren, zijn de geavanceerde verpakkingstechnologieën blijven te voorschijn komen, en de nieuwe termijnen zijn ook achter elkaar te voorschijn gekomen, makend mensen een weinig verblindend. Momenteel, zijn er minstens dozens geavanceerde op ver*pakken betrekking hebbende namen die kunnen worden vermeld.
Bijvoorbeeld: WLP (het Pakket van het Wafeltjeniveau), FIWLP (Fan-in het Pakket van het Wafeltjeniveau), FOWLP (Fan-Out het Pakket van het Wafeltjeniveau), eWLB (de ingebedde Serie van BallGrid van het Wafeltjeniveau), de Schaalpakket van CSP (Chip Scale Package), van WLCSP (de Spaander van het Wafeltjeniveau)), Koe (Spaander op Wafeltje), wauw (Wafeltje op Wafeltje), FOPLP (Fan-Out Comité Niveaupakket), Informatie (Geïntegreerde Fan-Out), CoWoS (spaander-op-wafeltje-op-Substraat), HBM (Hoog bandbreedtegeheugen), HMC (Hybride MemoryCube), breed-IO (Brede Input-output), EMIB (de Ingebedde Brug van multi-Matrijzeninterconect), Foveros, Co-EMIB, ODI (In alle richtingen verbind) onderling, 3D IC, SoIC, x-Kubus… enz. Dit zijn allen geavanceerde verpakkingstechnologieën.
Om deze verblindende geavanceerde verpakkingstechnologieën te begrijpen te onderscheiden en? Dit is wat dit artikel de lezer zal vertellen.
Eerst en vooral om het onderscheid te vergemakkelijken, verdelen wij geavanceerde verpakking in twee categorieën:① Geavanceerde die verpakkingstechnologie op X-Y vliegtuiguitbreiding, hoofdzakelijk door RDL voor signaaluitbreiding en interconnectie wordt gebaseerd; ② de geavanceerde die verpakkingstechnologie op z-As uitbreiding, hoofdzakelijk door TSV wordt gebaseerd voert signaaluitbreiding en interconnectie uit.

Geavanceerde die verpakkingstechnologie op X-Y vliegtuiguitbreiding wordt gebaseerd
Het X-Y vliegtuig verwijst hier naar het X-Y vliegtuig van het wafeltje of de spaander. De distinctieve eigenschap van dit type van pakket is dat er geen TSV door silicium via zijn. De de methode of technologie van de signaaluitbreiding worden hoofdzakelijk gerealiseerd door de RDL-laag. Gewoonlijk is er geen substraat, en de RDL-bedrading is In bijlage, of in bijlage aan het siliciumlichaam van de spaander aan het Vormen. Omdat het definitieve pakketproduct geen substraat heeft, is dit type van pakket vrij dun en in smartphones wijd momenteel gebruikt.

1. FOWLP

FOWLP (Fan-out het Pakket van het Wafeltjeniveau) is een soort WLP (het Pakket van het Wafeltjeniveau), zodat moeten wij WLP-het pakket van het wafeltjeniveau eerst begrijpen.
Vóór de komst van WLP-technologie, werden de traditionele verpakkende processtappen hoofdzakelijk uitgevoerd na het dobbelen van en het snijden van de matrijs. Het wafeltje was ten eerste gedobbeld en dan verpakt in diverse vormen.

WLP kwam uit rond 2000. Er zijn twee types: Fan-in (fan-in) en Fan-Out (fan-out). WLP-wafeltjeniveau de verpakking is verschillend van traditionele verpakking. In het verpakkingsprocédé, zijn de meeste processen correct. Het wafeltje wordt in werking gesteld, d.w.z., de algemene verpakking (Verpakking) wordt gepresteerd op het wafeltje, en het dobbelen wordt uitgevoerd nadat de verpakking wordt voltooid.
Aangezien het dobbelen wordt uitgevoerd nadat de verpakking wordt voltooid, is de verpakte spaandergrootte bijna hetzelfde als dat van de naakte spaander, zodat wordt het ook genoemd CSP (Chip Scale Package) of WLCSP (Wafeltjeniveau Chip Scale Packaging). Dit type van pakket is met verbruiksgoederen in overeenstemming. De markttendens van elektronische producten die licht, klein, kort en verdunt zijn, zijn de parasitische capacitieve weerstand en de inductantie vrij klein, en zij hebben de voordelen van lage kosten en goede hittedissipatie.
Bij het begin, keurt WLP meestal het Fan-in type goed, dat Fan-in WLP of FIWLP kan worden genoemd, die hoofdzakelijk in spaanders met een klein gebied en een klein aantal spelden worden gebruikt.

Met de verbetering van IC-technologie, krimpt het spaandergebied, en het spaandergebied kan niet genoeg spelden aanpassen. Daarom wordt de Fan-Out WLP pakketvorm, ook als FOWLP wordt bekend, afgeleid, die het volledige gebruik van RDL buiten het spaandergebied realiseert om verbindingen te maken die. Krijg meer spelden.

FOWLP, omdat RDL en de Buil uit tot de periferie van de naakte spaander moeten worden geleid, het is noodzakelijk voor het dobbelen van het naakte spaanderwafeltje eerst, en dan aanpast de onafhankelijke naakte spaander in het wafeltjeproces, en op deze basis, door batchproces en metalize de bedradingsinterconnecties om het definitieve pakket te vormen. Het FOWLP-verpakkingsprocédé wordt getoond in de hieronder figuur.

FOWLP wordt gesteund door vele bedrijven, en de verschillende bedrijven hebben verschillende noemende methodes. Het volgende die cijfer toont FOWLP door belangrijke bedrijven wordt verstrekt.

Of het Fan-in of Fan-out is, is de verbinding tussen de wafeltje-vlakke verpakking van WLP en PCB in de vorm van tik-spaander, en de actieve kant van de spaander ziet de gedrukte kringsraad onder ogen, die de kortste elektroweg kan bereiken, die A ook hogere snelheid en minder parasitische gevolgen waarborgt. Anderzijds, wegens het gebruik van partij verpakking, kan het volledige wafeltje in één keer worden verpakt, en de kostenvermindering is een andere stuwende kracht voor wafeltje-vlakke verpakking.
2. INFORMATIE
De informatie (Geïntegreerde Fan-out) is een geavanceerde die FOWLP-verpakkingstechnologie door TSMC in 2017 wordt ontwikkeld. Het is een integratie op het FOWLP-proces, dat zich als integratie van veelvoudige spaanderfan-out processen kan begrijpen, terwijl FOWLP ZICH op Ventilator - uit verpakkingsprocédé zelf concentreert.
De informatie heeft ruimte voor de integratie van veelvoudige spaanders gegeven, die op de verpakking van radiofrequentie en draadloze spaanders, de verpakking van bewerkers en baseband spaanders, en de verpakking van grafiekbewerkers en netwerkspaanders kunnen worden toegepast. De figuur is hieronder een vergelijkingsdiagram van FIWLP, FOWLP en Informatie.

De iPhonebewerker werd van Apple altijd geproduceerd door Samsung in de vroege jaren, maar TSMC begon van A11 van Apple en nam orden achter elkaar voor twee generaties van iPhonebewerkers. Verbind, verminder omhoog de dikte, vrije waardevolle ruimte voor batterijen of andere delen.
Apple is informatiepakket van iPhone 7, begonnen en het in de toekomst blijven gebruiken. het iPhone 8, iPhone X, met inbegrip van andere merken van mobiele telefoons in de toekomst zal ook beginnen deze technologie te gebruiken. De toevoeging van Apple en TSMC heeft het toepassingsstatuut van FOWLP-technologie veranderd, dat de markt zal toelaten om over het algemeen de verpakkingstechnologie van FOWLP (Informatie) geleidelijk aan goed te keuren en toe te passen.
3. FOPLP
Het pakket van het het paneelniveau van FOPLP (Fan-out Comité Niveaupakket) trekt op de ideeën en de technologie van FOWLP, maar gebruikt een groter paneel, zodat kan het verpakte producten produceren die meerdere keren de grootte van 300 mm-spaanders van het siliciumwafeltje zijn.
FOPLP-de technologie is een uitbreiding van FOWLP-technologie. Het Fan-Out proces wordt uitgevoerd op een groter vierkante dragerraad, zodat wordt het genoemd FOPLP-verpakkingstechnologie. Zijn Comité dragerraad kan een PCB-dragerraad of een raad van de glasdrager voor vloeibare kristalpanelen zijn.
Momenteel, gebruikt FOPLP een PCB-drager zoals 24×18-duim (610×457mm), en zijn gebied is ongeveer 4 keer dat van een 300 mm-siliciumwafeltje. Daarom kan het eenvoudig als één enkel proces worden beschouwd, dat kan worden gemeten. De opbrengst ging verpakkende producten vooruit die 4 keer de grootte van 300 mm-siliciumwafeltjes zijn.
Als het FOWLP-proces, kan de FOPLP-technologie het pre en post-inkapselingsprocédé integreren, dat als éénmalig verpakkingsprocédé kan worden beschouwd, zodat kan het de productiekosten en materialen zeer drukken. De figuur toont hieronder de vergelijking tussen FOWLP en FOPLP.

FOPLP-de productietechnologie van gebruikspcb voor RDL-productie. Zijn lijnbreedte en regelafstand zijn momenteel groter dan 10um. SMT-het materiaal wordt gebruikt om spaanders en passieve componenten op te zetten. Aangezien zijn paneelgebied veel groter is dan het wafeltjegebied, kan het gebruikt eens Pakket zijn meer producten. Vergeleken met FOWLP, heeft FOPLP een groter kostenvoordeel. Momenteel, met specialisatie studeer globale verpakkende bedrijven met inbegrip van Samsung Electronics af en ASE investeert actief in FOPLP-procestechnologie.
4. EMIB
EMIB (de Ingebedde multi-Matrijs verbindt Brug onderling) geavanceerde verpakkingstechnologie van ingebedde multi-matrijs verbindt brug onderling wordt voorgesteld en actief wordt toegepast door Intel. In tegenstelling tot de drie geavanceerde hierboven beschreven pakketten, is EMIB een substraattype pakket, omdat EMIB niet TSV is daarom ook verdeeld in geavanceerde die verpakkingstechnologie op X-Y vliegtuiguitbreiding wordt gebaseerd.
Het EMIB-concept is gelijkaardig aan het 2.5D-pakket op een silicium wordt gebaseerd interposer, dat een lokale high-density interconnectie door silicium dat is. Vergeleken met traditionele 2,5 verpak, omdat er geen TSV zijn, EMIB-technologie heeft de voordelen van normale pakketopbrengst, geen extra proces en eenvoudig ontwerp.
De traditionele Soc-spaanders, cpu, GPU, het geheugencontrolemechanisme en IO-het controlemechanisme kunnen slechts worden vervaardigd gebruikend één proces. Gebruikend EMIB-technologie, hebben cpu en GPU hoge procesvereisten, en kunnen 10nm-proces, IO-eenheid gebruiken, kan de communicatie eenheid 14nm-proces gebruiken, kan het geheugendeel 22nm-proces gebruiken, en kan de EMIB geavanceerde verpakkingstechnologie drie verschillende processen in één a-bewerker integreren. De figuur is hieronder een schematisch diagram van EMIB.

Vergeleken met silicium interposer (interposer), EMIB-is het siliciumchipgebied kleiner, flexibeler en economischer. EMIB-de verpakkingstechnologie kan cpu, IO, GPU en zelfs FPGA, AI en andere spaanders samen volgens behoeften verpakken, en kan spaanders van verschillende processen zoals 10nm, 14nm, 22nm samen verpakken, enz. die in één enkele spaander, aan de behoeften van flexibele zaken aanpassen.

Door de EMIB-methode, integreert het platform kbl-g Intel Core-bewerkers en AMD Radeon RX Vega M GPUs, en heeft tegelijkertijd de krachtige rekencapaciteit van Intel-bewerkers en de uitstekende grafiekmogelijkheden van AMD GPUs, evenals een uitstekende ervaring van de hittedissipatie. Deze spaander heeft tot geschiedenis geleid en de productervaring op een nieuw niveau gebracht.

Geavanceerde die verpakkingstechnologie op z-As uitbreiding wordt gebaseerd
De geavanceerde die verpakkingstechnologie op z-As uitbreiding wordt gebaseerd is hoofdzakelijk voor signaaluitbreiding en interconnectie door TSV. TSV kan in 2.5D TSV en 3D TSV worden verdeeld. Door TSV-technologie, kunnen de veelvoudige spaanders verticaal worden gestapeld en worden onderling verbonden.
In 3D TSV-technologie, zijn de spaanders zeer dicht aan elkaar, zodat zal de vertraging minder zijn. Bovendien kan het verkorten van interconnectielengte verwante parasitische gevolgen verminderen en het apparaat maken bij een hogere frequentie lopen, die in de prestatiesverbetering en groter de graad van kostenvermindering vertaalt.
TSV-de technologie is de belangrijkste technologie van driedimensionele verpakking, met inbegrip van halfgeleider geïntegreerde fabrikanten, de productiegieterijen van geïntegreerde schakelingen, verpakkende gieterijen, het te voorschijn komen technologieontwikkelaars, universiteiten en onderzoekinstituten, en de technologieallianties en andere onderzoeksinstellingen hebben vele aspecten van het TSV-proces uitgevoerd. Onderzoek en ontwikkeling.
Bovendien moeten de lezers opmerken dat hoewel de geavanceerde verpakkingstechnologie op z-As uitbreidings hoofdzakelijk gebruik TSV voor signaaluitbreiding en interconnectie baseerde, RDL ook onontbeerlijk is. Bijvoorbeeld, als TSVs van de hogere en lagere spaanders niet kan worden gericht, moeten zij RDL overgaan uitvoeren lokale interconnectie.
5. CoWoS
CoWoS (spaander-op-wafeltje-op-Substraat) is een 2.5D-verpakkingstechnologie door TSMC wordt gelanceerd dat. CoWoS moet de spaander op een silicium interposer (interposer), en gebruikshigh-density bedrading op het silicium interposer voor interconnectie verpakken. Verbind, en installeer het dan op het pakketsubstraat, zoals aangetoond in de hieronder figuur.

Zowel komen CoWoS als de voornoemde Informatie uit TSMC. CoWoS heeft een Silicium Interposer, maar de Informatie niet. CoWoS wordt gericht op de high-end markt, en het aantal verbindingen en pakketgrootte is vrij groot. De informatie richt de rendabele markt, met kleinere pakketgrootte en minder verbindingen.
TSMC begon met massaproduktie van CoWoS in 2012. Door deze technologie, worden de veelvoudige spaanders samen verpakt, en door high-density van Siliciuminterposer interconnectie, heeft het het effect van kleine pakketgrootte, hoge prestaties, lage machtsconsumptie, en minder spelden bereikt.
De CoWoStechnologie wordt wijd gebruikt. GP100 van Nvidia en Google breken TPU2.0 achter AlphaGo af die KE Jie al technologie van gebruikscowos versloeg. De kunstmatige intelligentie AI is ook achter de bijdrage van CoWoS. Momenteel, is CoWoS gesteund door high-end spaanderfabrikanten zoals NVIDIA, AMD, Google, XilinX, en Huawei HiSilicon.
6. HBM
Hoog de bandbreedtegeheugen van HBM (Hoog bandbreedtegeheugen), hoofdzakelijk voor de high-end markt van de grafiekkaart. HBM gebruikt 3D TSV en van 2.5D TSV samen aan spaanders van het stapel de veelvoudige geheugen door 3D TSV, en van de gebruiks2.5d TSV technologieën technologie om gestapelde geheugenspaanders en GPUs op de dragerraad onderling te verbinden. De figuur toont hieronder een schematisch diagram van HBM-technologie.

HBM heeft momenteel drie versies, namelijk HBM, HBM2 en HBM2E, met bandbreedte van 128 GBps/Stapel, 256 GBps/Stapel en 307 GBps/respectievelijk Stapel. Recentste HBM3 is nog in ontwikkeling.
AMD, NVIDIA en norm van HBM van Hynix de hoofd, AMD gebruikten eerst de HBM-norm in zijn kaarten van de vlaggeschipgrafiek, met een videogeheugenbandbreedte van zelfs 512 GBps, en dicht gevolgd NVIDIA, gebruikend de HBM-norm om 1TBps van videogeheugenbandbreedte te bereiken. Vergeleken met DDR5, HBM-worden de prestaties verbeterd door meer dan 3 keer, maar de machtsconsumptie wordt verminderd door 50%.
7. HMC
Van HMC (Hybride Geheugenkubus) de hybride de opslagkubus, wordt zijn norm hoofdzakelijk bevorderd door Micron, is de doelmarkt de high-end servermarkt, vooral voor de multiverwerkerarchitectuur. HMC-gebruik stapelde BORRELspaanders om grotere geheugenbandbreedte te bereiken. Bovendien integreert HMC het geheugencontrolemechanisme (Geheugencontrolemechanisme) in het pakket van de BORRELstapel door 3D TSV-integratietechnologie. Het volgende cijfer toont het schematische diagram van HMC-technologie.

Vergelijkend HBM en HMC, kan men zien dat twee zeer gelijkaardig zijn. Zowel stapel BORRELspaanders als verbind hen door 3D TSV onderling, en er zijn de spaanders van de logicacontrole onder hen. Het verschil tussen twee is dat HBM door Interposer en GPU onderling wordt verbonden, terwijl HMC direct op Substraat wordt geïnstalleerd, niet hebbend Interposer en 2.5D TSV in het midden.
In de HMC-stapel, is de diameter van 3D TSV over 5-6um, en het aantal overschrijdt 2000+. De BORRELspaanders worden gewoonlijk verdund aan 50um, en de spaanders worden aangesloten door een 20um MicroBump.
In het verleden, werden de geheugencontrolemechanismen gebouwd in bewerkers, zo in high-end servers, wanneer een groot aantal geheugenmodules moet worden gebruikt, het ontwerp van het geheugencontrolemechanisme is zeer ingewikkeld. Nu het geheugencontrolemechanisme in de geheugenmodule wordt geïntegreerd, wordt het ontwerp van het geheugencontrolemechanisme zeer vereenvoudigd. Bovendien gebruikt HMC een hoge snelheids periodieke interface (SerDes) om een hoge snelheidsinterface uit te voeren, die voor situaties geschikt is waar de bewerker en het geheugen ver weg zijn.
8. Breed-IO
(Brede Input-output) de breedbandinput breed-IO en outputtechnologie wordt hoofdzakelijk bevorderd door Samsung. Het heeft de tweede generatie bereikt. Het kan een breedte van de geheugeninterface bereiken van tot 512bit. De werkende frequentie van de geheugeninterface kan tot 1GHz bereiken, en de totale geheugenbandbreedte kan 68GBps bereiken. Het is tweemaal de bandbreedte van de DDR4-interface (34GBps).
Breed-IO wordt gerealiseerd door de Geheugenspaander op de Logicaspaander te stapelen, en de Geheugenspaander wordt aangesloten aan de het Logicaspaander en substraat door 3D TSV, zoals aangetoond in de hieronder figuur.

Breed-IO heeft de voordelen van het verticale het stapelen pakket van de TSV-architectuur, die kan helpen mobiele opslag met zowel snelheid, capaciteits als machtskenmerken tot stand brengen om aan de behoeften van mobiele apparaten zoals smartphones, tabletten, en handbediende spelconsoles te voldoen. Zijn hoofddoelmarkt is Mobiele apparaten die lage machtsconsumptie vereisen.
9. Foveros
Naast de EMIB geavanceerde vroeger beschreven verpakking, de geïntroduceerde Foveros actieve technologie aan boord van Intel ook. In de technische inleiding van Intel, wordt Foveros genoemd 3D Chip Stack Van aangezicht tot aangezicht voor heterogeene integratie, een driedimensionele heterogeene stapel van aangezicht tot aangezicht van de integratiespaander.
Het verschil tussen EMIB en Foveros is dat de eerstgenoemde een 2D verpakkingstechnologie is, terwijl de laatstgenoemde een 3D gestapelde verpakkingstechnologie is. Vergeleken met 2D EMIB-verpakking, is Foveros geschikter voor kleine producten of producten met de hogere vereisten van de geheugenbandbreedte. In feite, hebben EMIB en Foveros weinig verschil in spaanderprestaties en functies. Zowel zijn de spaanders van verschillende specificaties als functies geïntegreerd om verschillende rollen te spelen. Nochtans, in termen van volume en machtsconsumptie, zijn de voordelen van het 3D stapelen van Foveros te voorschijn gekomen. De macht van de gegevens door Foveros per beetje worden overgebracht dat is zeer laag. De Foveros-technologie moet de vermindering van de Builhoogte, de verhoging met de dichtheid en de spaander behandelen stapelend technologie.
Het volgende cijfer toont het schematische diagram van 3D de verpakkingstechnologie van Foveros.

De eerste het ontwerpmotherboard van Foveros 3D gestapelde spaander LakeField, het integreert een 10nm-bewerker van het Ijsmeer en een 22nm-kern, met volledige PC-functies, maar de grootte is slechts een paar centen.
Hoewel Foveros een geavanceerdere 3D verpakkingstechnologie is, is het geen substituut voor EMIB. Intel zal twee in verdere productie combineren.
10. Co-EMIB (Foveros + EMIB)
Co-EMIB is een complex van EMIB en Foveros. EMIB is hoofdzakelijk de oorzaak van de horizontale verbinding, zodat de spaanders van verschillende kernen samen als een raadsel, terwijl Foveros een verticale stapel is, enkel zoals een lang gebouw worden verbonden. Elke vloer kan volledige Verschillende ontwerpen, zoals een gymnastiek op het parterre, een bureaugebouw op de eerste verdieping, en een flat op de derde verdieping hebben.
De verpakkingstechnologie die EMIB en Foveros combineert wordt genoemd Co-EMIB, die een flexibelere spaander productiemethode is die spaanders toestaat blijven horizontaal worden verbonden terwijl wordt gestapeld. Daarom kan deze technologie veelvoudige 3D Foveros-spaanders door EMIB samen verbinden om een groter spaandersysteem tot stand te brengen. De figuur is hieronder een schematisch diagram van technologie Co-EMIB.

Co-EMIB de verpakkingstechnologie kan prestaties verstrekken vergelijkbaar met dat van één enkele spaander. De sleutel tot het bereiken van deze technologie is ODI (In alle richtingen verbind) onderling interconnectietechnologie in alle richtingen. ODI heeft twee verschillende types. Naast het verbinden van lifttypes op verschillende vloeren, zijn er ook luchtparades verschillende driedimensionele structuren verbinden, evenals tussenlagen die tussen vloeren, zodat de verschillende spaandercombinaties uiterst hoge flexibiliteit kunnen hebben. ODI-de verpakkingstechnologie laat spaanders toe om zowel horizontaal als verticaal worden onderling verbonden.

Co-EMIB gebruikt nieuwe 3D + 2D verpakkingsmethode om spaanderontwerp denkend van een vlak raadsel in het verleden aan een stapel van hout om te zetten. Daarom naast revolutionaire nieuwe gegevensverwerkingsarchitectuur zoals quantum gegevensverwerking, kan Co-EMIB worden gezegd om de best practicen van de bestaande gegevensverwerkingsarchitectuur en de ecologie te handhaven en voort te zetten.
11. SoIC

SoIC, ook als TSMC-SoIC wordt, is een nieuwe die technologie door TSMC-System-on-Integrated-Chips wordt voorgesteld bekend die. Men verwacht dat de technologie van SoIC van TSMC in 2021 zal worden in massa geproduceerd.
Wat precies is SoIC? Zogenaamde SoIC is een innovatieve multi-spaander stapelend technologie die wafeltje-vlakke integratie voor processen onder 10 nanometers kan uitvoeren. De distinctiefste eigenschap van deze technologie is de geen-builstructuur plakkend, zodat heeft het een hogere integratiedichtheid en betere lopende prestaties.
SoIC omvat twee technische vormen: Koe (spaander-op-Wafeltje) en wauw (wafeltje-op-Wafeltje). Van de beschrijving van TSMC, is SoIC een directe band van wauw wafeltje-aan-wafeltje of Koe de spaander-aan-wafeltje technologie Plakkend behoort tot Front-End 3D technologie (FE 3D), terwijl de voornoemde Informatie en CoWoS tot Achterste deel 3D technologie behoren (3D BE). TSMC en Siemens EDA (Mentor) werkten op SoIC-technologie samen en lanceerden verwante ontwerp en controlehulpmiddelen.
De figuur is hieronder een vergelijking van 3D IC en SoIC-integratie.

Specifiek, zijn het productieproces van SoIC en 3D IC enigszins gelijkaardig. De sleutel van SoIC moet een verbindingsstructuur zonder builen realiseren, en de dichtheid van zijn TSV is hoger dan dat van traditioneel 3D IC, dat direct door uiterst kleine TSV kan worden gerealiseerd. De interconnectie tussen lagen spaanders. Het cijfer toont hierboven de vergelijking van TSV-dichtheid en builgrootte tussen 3D IC en SoIC. Men kan zien dat de TSV-dichtheid van SoIC veel hoger is dan dat van 3D IC. Tegelijkertijd, keurt de interconnectie tussen zijn spaanders geen-buil ook directe technologie goed plakkend. De spaanderhoogte is kleiner en de integratiedichtheid is hoger. Daarom zijn zijn producten ook beter dan traditionele degenen. 3D IC heeft een hogere functionele dichtheid.
12. X-kubus
De x-kubus (uit:breiden-kubus) is een 3D geïntegreerde die technologie door Samsung wordt aangekondigd dat meer geheugen in een kleinere ruimte kan aanpassen en de signaalafstand tussen eenheden verkorten.
De x-kubus wordt gebruikt in processen die hoge prestaties en bandbreedte, zoals 5G, kunstmatige intelligentie, wearable of mobiele apparaten, en toepassingen vereisen die hoge rekencapaciteit vereisen. De x-kubus gebruikt TSV-technologie aan stapel SRAM bovenop de logicaeenheid, die meer geheugen in een kleinere ruimte kan aanpassen.
Men kan zien van het van de x-Kubus diagram technologievertoning dat, in tegenstelling tot de vorige 2D parallelle verpakking van veelvoudige spaanders, x-Kubus   3D pakket veelvoudige spaanders om toelaat worden gestapeld en worden verpakt, makend de gebeëindigde spaander compacter structureren. TSV-de technologie wordt gebruikt om de spaanders aan te sluiten, die machtsconsumptie terwijl het verhogen van het transmissietarief vermindert. De technologie zal op de scherp-rand 5G, AI, AR, HPC, mobiele spaanders, VR en andere gebieden worden toegepast.

De x-kubus technologie verkort zeer de afstand van de signaaltransmissie tussen spaanders, verhoogt de snelheid van de gegevenstransmissie, vermindert machtsconsumptie, en kan geheugenbandbreedte en dichtheid volgens klantenbehoeften aanpassen. Momenteel, kan de x-Kubus technologie de processen van 7nm reeds steunen en 5nm-. Samsung zal met globale halfgeleiderbedrijven blijven samenwerken om deze technologie in een nieuwe generatie van krachtige spaanders in te voeren.
Conclusie Geavanceerde verpakkingstechnologie
In dit artikel, vandaag beschrijven wij de 12 meeste heersende stroming geavanceerde verpakkingstechnologieën. De volgende lijst is een horizontale vergelijking van deze heersende stroming geavanceerde verpakkingstechnologieën.

Van de vergelijking, kunnen wij zien dat de totstandkoming en de snelle ontwikkeling van geavanceerde verpakking hoofdzakelijk in het verleden de 10 jaar zijn. Zijn integratietechnologie omvat hoofdzakelijk tweede, 3D 2.5D, 3D+2D, 3D+2.5D, en zijn functiedichtheid is ook laag. , Hoog, en uiterst hoog Middel. De toepassingsgebieden omvatten 5G, AI, wearable apparaten, mobiele apparaten, krachtige servers, high-performance computing, krachtige grafiek en andere gebieden. De belangrijkste toepassingsverkopers omvatten TSMC, Intel, SAMSUNG en andere beroemde Spaanderfabrikanten, dit wijst ook op de tendens van integratie van geavanceerde verpakking en spaander productie.

Tot slot vatten samen: het doel van geavanceerde verpakking is:

Verbeter functiedichtheid, verkort interconnectielengte, verbeter systeemprestaties, en verminder totale machtsconsumptie.

De geavanceerde verpakking brengt ook nieuwe eisen ten aanzien van EDA-hulpmiddelen naar voren. EDA-de hulpmiddelen moeten FIWLP, FOWLP, 2.5D TSV en 3D TSV-ontwerp kunnen steunen, en ook multi-substraatontwerp moeten steunen, omdat een product heeft een silicium interposer (inteposer) en Verpakkende substraten (Substraat) samen vaak geïntegreerd zijn, en de belangrijke EDA-bedrijven hebben nieuwe hulpmiddelen gelanceerd om het ontwerp te steunen en de controle van geavanceerde verpakking, met inbegrip van Synopsys, Ritme, Siemens EDA (Mentor) neemt actief deel.

Het volgende cijfer toont een het schermschot van het geavanceerde pakketontwerp van het hulpmiddel van Siemens EDA XPD. Het ontwerp omvat 3D ontwerp van TSV en van 2.5D TSV, Interposer, Substraat, FlipChip, Microbump, BGA en andere elementen, dat in het EDA-hulpmiddel gedetailleerd en nauwkeurig zijn.