Nieuws

De geavanceerde verpakking speelt een grotere rol en wordt een haalbaardere optie om nieuwe systeem-vlakke spaanderontwerpen te ontwikkelen, maar het stelt ook chipmakers met een verwarrende serie van opties en soms een krachtig prijskaartje voor.

Automobiel, servers, smartphones en andere systemen geavanceerde onder één of andere vorm verpakking hebben omhelst. Voor andere toepassingen, is het overkill, en een eenvoudiger goederenpakket zal voldoende zijn. Nog, wordt de geavanceerde verpakking snel een aantrekkelijke optie voor velen. De industrie ontwikkelt nieuwe vormen van de geavanceerde verpakking van of de bevordering van de bestaande technologieën voor een waaier van toepassingen, zoals 5G en AI.

Het heeft de de industriejaren om aan dit punt gevergd te krijgen. Assembleren van matrijzen in een rudimentair pakket is mogelijk voor decennia geweest. Maar aangezien het schrapen uit stoom loopt, stelt de verpakking een gehele nieuwe reeks architecturale opties open die prestaties verbeteren, macht verminderen, en flexibiliteit kunnen toevoegen in ontwerpen zowel hen aanpassen voor specifieke markten als tijd verminderen tot markt.

No one pakkettype kan aan alle behoeften voldoen, nochtans. Elke toepassing is verschillend, en elk heeft zijn eigen unieke vereisten. In sommige gevallen, kan de geavanceerde verpakking zelfs niet de juiste oplossing zijn.

De halfgeleidertechniek onderzocht de voordelen en de uitdagingen van geavanceerde verpakking in vier markten — servers, voorzien van een netwerkmateriaal, slimme glazen en militair/ruimte. Terwijl dit enkel een steekproef van de mogelijke toepassingen is, benadrukt het enkele hoofdkwesties en uitdagingen in verpakking die chipmakers in de toekomst onder ogen zullen zien.

Totaal IC die markt verpakken was $68 miljard in 2019, volgens Yole Développement waard. Van dat, was de gevorderde verpakkingsindustrie $29 miljard in 2019 en zou door 6,6% moeten groeien om $42 miljard te bereiken in 2025, volgens Yole.

Servers
Typisch, om een leading-edge ontwerp vooruit te gaan, baseren de apparatenmakers zich bij spaander het schrapen. Het doel is meer functies op een monolithische matrijs bij elke nieuwe procesknoop, met een nieuwe knoop in te pakken ontwikkelend ruwweg om de 18 tot 24 maanden. Maar schrapen wordt moeilijker en duur bij elke knoop, en de prijs/prestatiesvoordelen verminderen. Terwijl zo het schrapen zal verdergaan, niet zullen alle componenten in een systeem eveneens schrapen.

„Het is werkelijk over matrijzeneconomie,“ bovengenoemd Walter Ng, ondervoorzitter van bedrijfsontwikkeling bij UMC. „Bij bleeding-randknopen, zijn de wafeltjekosten astronomisch, zodat kunnen zich weinig klanten en weinig toepassingen veroorloven om uit dure procestechnologie voordeel te halen. Zelfs voor klanten die zich de kosten kunnen veroorloven, stuiten sommige van hun matrijzengrootte op de maximumdradenkruisgrootte. Dat, natuurlijk, resulteert in opbrengstuitdagingen, wat dan verder het kostenprobleem verergert. De klanten willen een meer geoptimaliseerde technische oplossing, die een rendabelere bedrijfsoplossing zal leveren. De hoeveelheid tijd het neemt om een grote systeem-op-a-spaander (Soc) te ontwerpen en te verifiëren bij de aftappende rand is ook een zorg voor velen vanuit een tijd-aan-markt perspectief.“

In de serverwereld, richt dit aan beide desagregatie — ontladende functies die niet vereisen of van de meest geavanceerde digitale logica profiteren — evenals heterogeene integratie die verbindt een hoge snelheids matrijs-aan-matrijs gebruiken onderling. Er zijn een aantal beschikbare opties, maar het huidige gezoem is rond chiplets.

In chiplets, kan een chipmaker een menu van modulaire matrijzen, of chiplets, in een bibliotheek hebben, niet dat bij dezelfde procesknoop moeten worden ontwikkeld. Over het algemeen, een ontwerp dat chiplets omvat lijkt op monolithisch Soc, maar het kost te ontwikkelen minder zich.

Het dit al geluidengoed op papier, maar er zijn sommige uitdagingen. „Dit is een nieuw milieu. Het is een nieuw model. Er zijn niet heel wat normen wanneer het over interfaces komt. Vroege adopters van chipletintegratie neigen verticaal geïntegreerde bedrijven te zijn die alle ontwerpelementen, en specifiek interfaces kunnen controleren,“ bovengenoemde Eelco Bergman, hogere directeur van bedrijfsontwikkeling bij ASE, in een presentatie op de recente IMAPS2020-conferentie. „Vandaag, zullen de chipletontwerpen grotendeels gedreven worden door een spaanderontwikkelaar, of dat een IDM of een fabless leverancier is. Aangezien de industrie evolueert en de ecosystemen openstellen, zult u deze verandering.“ zien

Goedgekeurde anderen. „Begrijpend van de busontwerp en interface is de bril werkelijk kritiek. Als het een merkgebonden situatie is, dan duidelijk gaat de klant omhoog beëindigen daar nemend een loodrol. Dat zal,“ bovengenoemd Mike Kelly, ondervoorzitter van geavanceerde pakket en technologieintegratie in Amkor, in een presentatie enige tijd waar zijn. „Zodra wij een plaats vestigen waar wij gemeenschappelijke busarchitectuur hebben die iedereen begrijpt en goed worden gespecificeerd, dan kan het ontwerp zeer flexibel zijn, of het een verticaal geïntegreerd bedrijf, IDM of wat dat betreft een OSAT.“ is

AMD, Intel, en een paar anderen hebben chiplet-als architectuur geïntroduceerd. Bijvoorbeeld, in plaats van een grote monolithische matrijs, lijn van de de serverbewerker van AMD integreert de recentste kleinere matrijzen in een module, soms genoemd een multi-spaandermodule (MCM). De spaanders worden aangesloten gebruikend een matrijs-aan-matrijs onderling verbinden.

Bedoeld als 2D chipletontwerp, neemt MCM van AMD een geïntegreerde die I/O en geheugencontrolemechanismematrijs op op een 14nm-proces wordt gebaseerd. Die matrijs is gesitueerd in het midden. Acht 7nm-bewerkermatrijzen worden ook opgenomen in MCM. Vier bewerkermatrijzen zijn gelegen aan elke kant van de I/O matrijs.

Fig. 1: Het de serverproces van EPYC van AMD met kern 8 sterft en 1 I/O matrijzenbron: AMD

Voor zijn lijnen van de serverbewerker, ging AMD tot een chiplet-als benadering om verscheidene redenen over. „om de vereiste prestatiestendens van 2X-prestaties voort te zetten om de twee jaar, gaan wij chiplets nodig hebben niet alleen meer transistors toelaten bij betere opbrengst, maar de totale hoeveelheid vooruit:gaan-knoopsilicium te verminderen,“ bovengenoemd Bryan Black, een hogere kameraad in AMD, in een presentatie.

Doorgaand, is AMD van plan om zijn MCM inspanningen op de voorzijde van de serverbewerker uit te breiden. Het is ook van plan om chiplets te ontwikkelen gebruikend 3D het stapelen technieken. „Aangezien wij ons in het 3D stapelen bewegen, gaan wij elk van deze uitdagingen verergeren wij waarhebben gewerkt aan in tweede,“ bovengenoemde Zwarte.

Beide 2D- en 3D-gebaseerde chipletontwerpen hebben veel van dezelfde uitdagingen. „Chiplets is niet vrij,“ bovengenoemde Zwarte. „Zij hebben kosten verbonden aan hen, zowel in verpakkingskosten als een verhoging van de kosten van het matrijzengebied. Wij kunnen niet een monolithische component met 2X-gebied nemen en het verdelen in kleinere matrijs twee die enkel 1X-gebied elk zijn. Er zijn overheadkosten wanneer het communiceren tussen twee, evenals extra machtslogica, extra coherentielogica, extra het klokken controles, en evenals efficiënte testcontroles. Wij hebben een ton extra controlelogica naast de I/O mededeling lucht die wordt vereist om deze twee matrijzen te verbinden en tot hen blik zo te maken gelijkend op het zijn als één matrijs mogelijk.“

Bovenop dat, vereist een pakket matrijzen met goede opbrengsten, ook genoemd bekende goede matrijs. Één slechte matrijs in het pakket kan tot product of systeemmislukkingen leiden. „Er is parametrische variatie in alle matrijzen. En zo hebben wij een fundamenteel test en karakteriseringsprobleem van multi-matrijzenoplossingen. Wat zijn langzaam. Wat zijn snel. Sommigen verbruiken min of meer macht,“ bovengenoemde Zwarte.

De hitte, de machtsdistributie, en de betrouwbaarheid zijn ook uitdagingen met op chiplet-gebaseerde ontwerpen. En toen, als het pakket ontbreekt, is de grote vraag wie de verantwoordelijkheid neemt. Is het de spaanderverkoper, de IP leverancier of het verpakkende huis?

Voor dit, kan de verpakkingsindustrie vanuit afgelopen ervaringen, in het bijzonder in de vroege stadia van 2.5D leren. Met 2.5D, worden de matrijzen gestapeld of zij aan zij bovenop een interposer geplaatst. Interposer, die door siliciumvias (TSVs) opneemt, doet dienst als brug tussen de spaanders en een raad.

In de vroege stadia van 2.5D, worstelden de apparatenmakers met verschillende matrijzen, integratiekwesties en opbrengstuitdagingen. Na verloop van tijd, niettemin, werkten de verkopers door de problemen.

„ik herinner toen de 2.5D-projecten begonnen,“ bovengenoemde de Hoed van Amkor. „Aantal één ding dat ons hielp kreeg opbrengsten tot een punt. Dan was het geen reusachtige uitdaging aan soort door de weinig opbrengstverliezen die u.“ had

Als een matrijs geen specificatie ontmoette, zouden de verkopers dan een uitgebreide analyse van de worteloorzaak van het apparaat leiden. Dit vereist een correcte testende strategie.

Het zelfde type van recept zou voor heterogeene integratie kunnen worden uitgevoerd gebruikend chiplets. Zoals voordien, is ontwikkelen van matrijzen met goede opbrengsten kritiek. „U gaat het aan extreme een andere nemen. U zult meer matrijzen en meer soldeerselverbindingen hebben. Maar zolang uw fundamenteel assemblageproces rotsvast lichaam is, gaat het niet zo pijnlijk van een bespreking zijn aangezien wij het met 2.5D vonden,“ bovengenoemde Hoed.

Het pakket moet namelijk goede opbrengsten aan aanvaardbare kosten hebben. Maar wanneer een mislukking voorkomt, keert het naar de leverancier terug. „Begin de dag, is de leverancier die uiteindelijk van het product de oorzaak is. Maar de leveringsbasis die steunde dat de spaanderleverancier daar in dat proces van de mislukkingsanalyse moet helpen. Zodra dat wordt geïdentificeerd, dan worden de aansprakelijkheden en de verantwoordelijkheden veel meer duidelijk,“ bovengenoemde Bergman van ASE.

Het doel is mislukkingen in de eerste plaats te verhinderen. Dat kiest een holistic benadering die met het ontwerp beginnen. „Door de ontwerpfase, zullen wij berekenen wat het best met de klant gaat werken,“ bovengenoemd Ken Molitor, belangrijkste werkende ambtenaar in quik-Pak. „Wij zullen kant en klaar het volledige project, waar wij het substraat ontwerpen, het vervaardigde substraat, hebben en dan met een samenhangend ontwerp op de proppen komen. Dan, zullen wij geassembleerd het hebben. Er zijn bepaalde mijlpalen (tijdens het proces.) Dat neigt om het risico op zijn eind en in ons eind te verminderen.“

Voorzien van een netwerkmateriaal
De verkopers van het voorzien van een netwerkmateriaal staan voor veel van dezelfde uitdagingen. Het netwerk is een complex systeem dat spanwijdten van het huisbureau aan de wolk. Om deze markten te richten, verkopen de communicatieapparatuurverkopers verschillende systemen voor diverse delen van het netwerk.

Bijvoorbeeld, in één deel van het netwerk, verkoopt Cisco een router voor providers op grote schaal. Een router leidt het netwerk gebruikend IP gegevenspakketten. Is de recentste router van Cisco gebaseerd op zijn, binnenshuis ASIC. Gebouwd rond een 7nm-proces, laat monolithisch ASIC van Cisco 12,8 Tbps van bandbreedte op dezelfde spaander toe.

Cisco ontwikkelt ook ASICs voor zijn andere voorzien van een netwerkproducten. Andere communicatieapparatuurverkopers ontwikkelen ASICs, ook.

De verkopers onderzoeken of voeren ook alternatieve benaderingen om verscheidene redenen uit. Bij elke knoop, wordt ASIC groter en duurder. Het neemt ook een SerDes (serializer/deserializer) op, die hoge snelheids spaander-aan-spaander mededelingen verstrekt.

„Netwerkbandbreedte het schrapen de vereisten resulteren in een verhoging van de matrijzengrootte van voorzien van een netwerkasic met elke technologiegeneratie,“ bovengenoemd Valery Kugel, een hogere voorname ingenieur bij Jeneverbes, in een presentatie. „() SerDes bezet een groot gedeelte van het ASIC-gebied.“

Er zijn andere kwesties. ASIC bestaat uit zowel digitale als analoge blokken. Het digitale gedeelte profiteert van het schrapen, toelatend meer functies met hogere bandbreedte. Maar niet profiteert alles van het schrapen.

De „SerDes-functie krimpt niet. Dat is een analoge structuur. Het schraapt niet goed,“ bovengenoemd Nathan Tracy, een technoloog en een manager van de industrienormen in TE Connectivity. Tracy is ook de voorzitter van het Optische Onderlinge verbindings van netwerkenforum (OIF), een groep van de industrienormen.

Er zijn hier verscheidene oplossingen, met inbegrip van chiplets. Om matrijzen in een pakket te verbinden, ontwikkelt OIF een matrijs-aan-matrijs interface norm geroepen cei-112g-XSR. XSR sluit chiplets en optische motoren in MCMs aan. Het laat datasnelheden tot 112Gbps over een korte bereikverbinding toe. XSR is nog in de ontwerpvorm.

Er zijn verscheidene manieren om chiplets en XSR in voorzien van een netwerkmateriaal uit te voeren. Bijvoorbeeld, is groot ASIC verdeeld in twee kleinere matrijzen, die gebruikend een XSR-verbinding worden verbonden.

In een ander voorbeeld, wordt het grote SerDes-blok verdeeld in vier kleinere I/O matrijzen. Dan, in MCM, zit ASIC in het midden, dat door vier kleinere I/O chiplets wordt omringd.

Fig. 2: Voorbeeld van Ethernet-schakelaarsoc die matrijs-aan-matrijs connectiviteit vereisen. Bron: Synopsys

Bovendien kon een apparatenmaker optische motoren met een schakelaarspaander ASIC in MCM integreren.

„Er is heel wat de industriegezoem over mede-verpakte optica,“ bovengenoemde Tracy. „Ik spreek over de mogelijkheid om van pluggable optische zendontvangers bij het gezichtsblad van de schakelaar aan het hebben van de optische motor zich te verwijderen direct opgezet op het omschakelingssilicium. U hebt een low-power hoge snelheid nodig onderling verbindt. De nadruk van die bespreking is de ontwikkeling van XSR van OIF.“

De goedkeuring van chiplets zal afhangen van de toepassing. In sommige gevallen, houdt ASICs nog steek. Er zijn hier verscheidene factoren, zoals kosten en opbrengst. „Het is allen over het verminderen van machtsconsumptie,“ bovengenoemde Tracy.

Het „gebruik van chiplets staat dalend de belangrijkste matrijzengrootte om binnen de grenzen van de dradenkruisgrootte te passen toe. Maar meeste ICs zijn beperkt geen dradenkruis. Zo werkt dit argument slechts voor een zeer klein aantal ICs. Het is een sterk argument dat niet op de meeste ontwerpen,“ volgens één deskundige van toepassing is. „Als u het ontwerp in twee verdeelt, krijgt u 2X het aantal matrijs per wafeltje. Veronderstellend de tekorten ‚D‘ per wafeltje zijn vrij constant, dan gaat uw opbrengst van x-D naar 2 X-D. Of cursus, neemt het tweemaal zo vele matrijs per pakket, zodat is uw efficiënte opbrengst (2x-D)/2 = x-D/2. U hebt effectief de tekorten in de helft ten koste van een complexere matrijs twee tegenover één matrijzenpakket gesneden. Aangezien multi-matrijs de verpakkingstechnologie na verloop van tijd verbetert, zal dit minder van een kwestie.“ zijn

Slimme glazen
Deze oplossingen kunnen voor voorzien van een netwerktoestel werken, maar de markt van de consument heeft verschillende eisen, vooral ten aanzien van nieuwe en het te voorschijn komen producten.

Bijvoorbeeld, in R&D, ontwikkelen verscheidene bedrijven volgende-generatie slimme glazen of AR/VR-glazen. De virtuele werkelijkheid (VR) laat gebruikers toe om 3D virtuele omgevingen te ervaren. De vergrote werkelijkheid (AR) neemt door de computer geproduceerde beelden en bedekt hen op het systeem.

Als de technologie werkt, AR/VR-zouden de glazen voor gegevensherwinning, gezichtserkenning, spelen en taalvertaling kunnen worden gebruikt. Zij konden ook een presentatie of een toetsenbord op een oppervlakte ontwerpen.

„[AR/VR] en hun verschillende apparaten zijn slechts aan het begin van hun reis om het volgende-generatie gegevensverwerkingsplatform te worden,“ bovengenoemde Chiao Liu, directeur en wetenschappelijk onderzoeker bij Facebook-Werkelijkheidslaboratoria, in een document bij IEDM van vorig jaar.

Het ontwikkelen van een nuttig en goedkoop paar slimme glazen is geen eenvoudige taak. Deze producten vereisen nieuwe low-power spaanders, vertoningen en interfaces. In deze glazen, worden de programma's geactiveerd gebruikend stem, oogstarende blik, en hoofd/lichaamsbewegingen. Elk van deze technologieën moeten veilig zijn.

„Wij gaan dramatische verbeteringen over de hele linie,“ bovengenoemd Ron Ho, directeur van siliciumtechniek in Facebook, in een presentatie bij IMAPS2020 nodig hebben. „I-behoefte a lot more prestaties met betrekking tot macht dan kan ik in systemen vandaag ondersteunen. Over het algemeen, moet ik dingen met lagere latentie sneller in werking stellen.“

Om slimme glazen bij de juiste vormfactor toe te laten, IC-is de verpakking zeer belangrijk. „ik moet pakketten beheren die dingen zoals verhoogde prestaties en lagere latentie toelaten,“ bovengenoemde Ho. „U kunt geen spaanders dwingen om over een multi-duimspoor te gaan en een bos van macht op PCIe te branden. Maar eerder u mede-pakket hen en gezet hen naast elkaar. En door TSVs, hebben zij een veel hogere bandbreedte en hogere prestatiesverbindingen.“

Bij IEDM, onthulde Facebook sommige aanwijzingen over zijn AR/VR-glazen, die in O&O zijn. In een document, schetste Facebook de ontwikkeling van een de interfacetechnologie van de computervisie voor AR/VR-glazen. De onderliggende technologie is een geavanceerde CMOS beeldsensor.

CMOS de beeldsensoren verstrekken de camerafuncties in smartphones en andere producten. Maar de standaardbeeldsensoren zijn niet adequaat voor AR/VR-glazen. Wat wordt vereist zijn machine-waarneming geoptimaliseerde beeldsensoren met geavanceerde verpakking. In het document, beschreef Facebook een drie-laag beeldsensor. De eerste laag is een beeldsensor met een verwerkingseenheid, door een samenvoegingsbewerker wordt gevolgd, en dan verwerkt een wolk platform dat gegevens.

Facebook vermeldde koper ook het hybride plakken. Voor dit, worden de matrijzen gestapeld en gebruikend een koper-aan-koper verspreidingstechniek plakkend verbonden. Het is onduidelijk als Facebook onderaan deze route zal gaan, maar het hybride plakken is een bekende technologie in de wereld van de beeldsensor.

Militair/ruimte
Voor decennia, ondertussen, heeft het Ministerie van de V.S. van Defensie (DoD) erkend dat de spaandertechnologie voor de militaire superioriteit van de V.S. essentieel is. Voor diverse systemen, breekt het defensie communautaire gebruik bij zowel geavanceerde als rijpe knopen af. De verpakking is ook een kritiek deel van de vergelijking.

Militair/ruimtevaart impliceert een massa klanten met verschillende vereisten, hoewel er hier sommige gemeenschappelijke thema's zijn. „Wij onderhouden heel wat verschillende sectoren,“ bovengenoemde Molitor van quik-Pak. „Wij onderhouden de industrie van mil/aero. De mil/aero programma's neigen van lange duur te zijn. Zij worden gebruikt aan het behandelen van componenten die 20 tot 30 jaar moeten werken.“

De klanten van mil/aero staan voor andere uitdagingen. Zoals met de commerciële sector, zijn de kosten om geavanceerde spaanders te ontwikkelen duur, maar de voordelen krimpen bij elke knoop. Plus, zijn de volumes vrij laag voor de defensiegemeenschap.

Af en toe, gingen de gieterijen van de niet-V.S. van het defensie communautaire gebruik om te verkrijgen spaanders vooruit, maar het verkiest kustverkopers voor veiligheidsdoeleinden te gebruiken. De klanten van mil/aero willen een vertrouwde op en verzekerde leveringsketen voor zowel spaanders als pakketten.

Niettemin, zoekt DoD alternatieve benaderingen voorbij spaander het schrapen, namelijk heterogeene integratie en chiplets.

Bijvoorbeeld, werd Intel onlangs toegekend een nieuw contract voor de DoD nieuwe chipletinspanning, genoemd het Overzicht programma het Heterogeene van het Integratieprototype (SCHIP). In het kader van het plan, heeft Intel een nieuwe commerciële entiteit van de V.S. rond chiplets gevestigd. Dit programma geeft klantentoegang tot de verpakkingsmogelijkheden van Intel, met inbegrip van DoD en de defensiegemeenschap.

Er zijn diverse delen aan het SCHIPprogramma. Terwijl Intel het digitale gedeelte van het programma won, werd Qorvo toegekend het rf-deel van het SCHIPproject. In het kader van dat project, zal Qorvo opstelling een van de de verpakkingsontwerp, productie en prototyping van rf heterogeen centrum in Texas. Dit centrum zal hoofdzakelijk de defensiegemeenschap dienen.

Qorvo is niet nieuw aan mil/aero. Jarenlang, verleent de leverancier van rf-apparaten en andere producten zowel gieterij als de verpakkende diensten voor mil/aero en de commerciële sector. Het bedrijf ontwikkelt apparaten op galliumnitride (GaN) worden gebaseerd, galliumarsenide (GaAs) en andere processen dat.

In mil/aero, zijn de verpakkingsvereisten in de loop van de jaren veranderd. „Toen I eerst begon voor Qorvo velen te werken jaren geleden, wilde niemand ons hen verzenden verpakte delen. Mil/aero wilde naakte matrijs,“ bovengenoemd Dean Wit, directeur van defensie en ruimtevaartmarktstrategie in Qorvo. „Wij hebben de marktverandering aan een militair-ruimtevaarttypemarkt gemerkt, die naakte matrijs, aan verpakking en verpakkingsintegratie is. De verpakking is ecologischer robuust dan het jaren geleden was. Wij doen heel wat verpakking voor mil/aero in een verscheidenheid van verschillende pakketten, die van machtsniveaus, hittedissipatie en robuustheid voor trilling.“ afhangen

In het kader van het SCHIPprogramma, zal Qorvo de heterogeene verpakkende die diensten gebruikend apparaten verlenen op GaN, GaAs en silicium worden gebaseerd. Het doel is te ontmoeten wat DoD ruilmiddel-c, een acroniem roept dat de grootte, gewichts, machts en kosteneisen ten aanzien van pakketten in diverse toepassingen, zoals phased-array radarsystemen, onbemande voertuigen, elektronische oorlogvoeringsplatforms en satellieten aanduidt.

Het SCHIPprogramma wordt aangepast voor verpakking, hoewel Qorvo een one-stop winkel zal verstrekken. Het zal gieterij en de verpakkende diensten voor de klanten van mil blijven verlenen/aero. „Wij modelleren het na ons gieterijmodel. Wij gebruiken hetzelfde soort open toegangstype van model. En dit zou de dienst zijn. U kon in onze gieterij ontwerpen. En toen kon u zeggen, ‚kunt u die delen dan hen in een pakket zetten nemen en? ‚Zo is dit een toevoeging of een uitbreiding van ons huidig vermogen,“ bovengenoemd Wit.

Ondertussen, impliceert mil/aero het douanewerk. Elke klant kan verschillende verpakkingsvereisten met diverse uitdagingen hebben.

Neem rf, bijvoorbeeld. „Één van de uitdagingen die u in de rf-gemeenschap hebt is, zodra u een apparaat in een pakket zet, het verandert de rf-prestaties,“ bovengenoemd Wit. „U moet uw spaanders en uw MMICs ontwerpen om binnen deze pakketten te passen, en zo dicht te presteren aangezien u misschien aan hun originele voorgenomen prestaties.“ kunt

Met dat in gedachten, is ontwikkelen van een bovengenoemd chipletsmodel rond rf gemakkelijker dan gedaan. „(SCHIP) wordt gericht aan gebruik GaN, GaAs en silicium. Zij zullen ook allen geïntegreerd binnen van deze heterogeene pakketten,“ bovengenoemd Wit. „Hoger in frequentie u gaat, wordt de uitdaging het om een chiplet-type ontwerp te doen. Dat is één van de gebieden die wij als deel van SCHIP onderzoeken. Dit doet wat de overheid een chiplet-type van een ontwerp zou roepen. En dat wordt niet volledig nog bepaald.“

Conclusie
Er is overvloed van andere markten die om naar meer heterogeene integratie worden verondersteld te duwen. Low-end van Apple de computers van MAC bewegen zich aan een intern ontwikkelde M1-bewerker die cpu-kernen, grafiek, een machine het leren motor in een „aangepast pakket,“ volgens het bedrijf integreert.

Dat is enkel ook het begin. Er zijn nieuwe kansen om in andere markten, zoals 5G, AI, mobiel, en overvloed van uitdagingen te verpakken om samen met hen te gaan. Maar er schijnt geen tekort aan kans te zijn om de industrie, amid de nieuwe en monumentale veranderingen bezig te houden die in de markt plaatsvinden. (Van Mark LaPedus)