Bericht versturen

Nieuws

March 11, 2021

Verwerkende Beetjes: BORRELsubstraat (HOREXS-merk)

Bij de recente 2020 Internationale Elektronenapparaten die (IEDM) samenkomen, legde Imec een document op een roman voor condensator-minder architectuur van de BORRELcel.

De BORREL wordt gebruikt voor hoofdgeheugen in systemen, en de meest geavanceerde apparaten van vandaag zijn ruwweg gebaseerd op 18nm aan 15nm-processen. De fysieke grens voor BORREL is ergens rond 10nm.

De BORREL zelf is gebaseerd op een één-transistor, van de één-condensator (1T1C) de architectuur geheugencel. Het probleem is dat het moeilijker wordt aan schaal of krimpt de condensator bij elke knoop.

„Het schrapen staat het traditionele 1T1C BORRELgeheugen voorbij 32Gb-matrijzendichtheid voor twee belangrijke uitdagingen,“ volgens Imec. „Eerst, de moeilijkheden in hetGebaseerde serietransistor schrapen het uitdagend maken om de vereiste van-stroom en wereldlijnweerstand met dalende celgrootte te handhaven. Ten tweede, worden 3D integratie en scalability – de uiteindelijke weg naar high-density BORREL – beperkt door de behoefte aan een opslagcondensator.“

In R&D, werkt de industrie aan diverse technologieën van het volgende-generatiegeheugen om BORREL te vervangen. Dan, werken sommigen aan manieren om de BORREL van vandaag uit te breiden gebruikend nieuwe materialen.

Bijvoorbeeld, heeft Imec een architectuur bedacht van de BORRELcel die twee indium-gallium-zink-oxyde thin-film transistors (IGZO-TFTs) en geen opslagcondensator uitvoert. De BORRELcellen in configuratie een van 2T0C (2 transistor 0 condensator) tonen een behoudtijd langer dan 400s voor verschillende celafmetingen. Dit vermindert op zijn beurt de de vernieuwingsfrequentie en de machtsconsumptie van het geheugen.

De capaciteit om IGZO-TFTs in de achter-Beëindigen-van-lijn (BEOL) productielijn te verwerken vermindert de voetafdruk van de cel en opent de mogelijkheid om individuele cellen te stapelen.

„Naast de lange behoudtijd, stellen de op IGZO-TFT-Gebaseerde BORRELcellen een tweede belangrijk voordeel over huidige BORRELtechnologieën voor. In tegenstelling tot Si, kunnen de transistors igzo-TFT bij vrij lage temperaturen worden vervaardigd en zijn zo compatibel met BEOL-verwerking. Dit staat ons toe om de periferie van de cel van het BORRELgeheugen onder de geheugenserie te bewegen, die beduidend de voetafdruk van de geheugenmatrijs vermindert. Bovendien opent de BEOL-verwerking routes naar het stapelen van individuele BORRELcellen, vandaar toelatend 3d-borrelarchitectuur. Onze doorbraakoplossing zal tearing beneden de zogenaamde geheugenmuur helpen, toestaand BORRELgeheugen blijven speel een essentiële rol in het eisen van toepassingen zoals wolken gegevensverwerking en kunstmatige intelligentie,“ bovengenoemde Gouri Sankar Kar, programmadirecteur in Imec.

14nm stt-MRAM
Ook bij IEDM, legde IBM een document op de rotatie-overdracht-torsie MRAM van de wereld eerste ingebedde (stt-MRAM) de technologie bij de het procesknoop van 14nm CMOS voor.

De technologie van stt-MRAM van IBM wordt ontworpen voor ingebedde en voorgeheugentoepassingen in mobiel, opslag en andere systemen.

Een technologie van het volgende-generatiegeheugen, stt-MRAM is aantrekkelijk omdat het de snelheid van SRAM en de niet-vluchtigheid van flits met onbeperkte duurzaamheid kenmerkt. Stt-MRAM is een één-transistor architectuur met een het geheugencel magnetische van de tunnelverbinding (MTJ). Het gebruikt het magnetisme van elektronenrotatie om niet-vluchtige eigenschappen in spaanders te verstrekken. Schrijf en lees de functies dezelfde parallelle weg in de MTJ-cel delen.

Er zijn twee types van STT-MRAM-Standalone spaanders en ingebed. Standalone stt-MRAM verscheept en in ondernemingssolid-staten drive gebruikt (SSDs.)

Stt-MRAM wordt ook gericht om ingebed NOCH het flashgeheugen van vandaag in microcontrollers (MCUs) en andere spaanders te vervangen. Stt-MRAM wordt ook aangepast voor voorgeheugentoepassingen.

MCUs van vandaag integreert verscheidene componenten op dezelfde spaander, zoals een centrale verwerkingseenheid (cpu), SRAM, ingebed geheugen en randapparatuur. Het ingebedde geheugen wordt gebruikt voor codeopslag, welke laarzen omhoog een apparaat en het toestaat om programma's in werking te stellen. Één van de gemeenschappelijkste ingebedde geheugentypes wordt geroepen NOCH flashgeheugen. NOCH is het flashgeheugen ruw en werkt in ingebedde toepassingen.

Maar NOCH loopt uit van stoom en is moeilijk aan schaal voorbij de 28nm/22nm-knopen. Plus, ingebed NOCH of eFlash wordt te duur bij geavanceerde knopen.

Dat is waar stt-MRAM in-het zal vervangen ingebed NOCH bij 28nm/22nm en verder past. „Nochtans, zijn deze geavanceerde toepassingen beperkt door twee zeer belangrijke uitdagingen: 1) verbeterend MTJ-prestaties om te verminderen schrijf stromen terwijl het controleren van distributies; en 2) het verhogen van de MRAM/CMOS-kring en de celdichtheid voor vooruit:gaan-knoop het schrapen. Het eerder uitgevoerde belangrijke werk, allen bij 28nm – 22nm-knopen, benadrukte de uitdaging van het integreren van strak-hoogte MTJs binnen de korte verticale ruimte beschikbaar tussen BEOL-metaalniveaus – een uitdaging die tot dusver 14nm-knoop eMRAM worden ontwikkeld,“ bovengenoemd Daniel Edelstein, een IBM-kameraad in het document heeft verhinderd. Anderen bijgedragen tot het werk.

„Hier, tonen wij de eerste 14nm-knoop eMRAM technologie aan. Gebruikend een macro van 2Mb eMRAM, bereiken wij een integratie bij een strakke MTJ-hoogte (160nm), die verticaal tussen M1 en M2 past. Deze plaatsing maximaliseert eMRAM kringsprestaties door gestapelde BEOL-parasitics te elimineren, en drukt spaandergrootte en kosten door hogere bedradingssporen voor logica te ontruimen, en het verminderen van het totale aantal niveaus om grote series (die deze kunnen n+3-de niveaus van Cu voor MTJs vergen op niveaumn worden geplaatst, vandaar het voordeel van n=1) te telegraferen. Wij tonen gelezen aan en schrijven functionaliteit, schrijft het omvatten prestaties aan 4ns neer, en toont aan dat de module van het eMRAMproces kan worden toegevoegd terwijl het handhaven van de vereisten van de logicabeol betrouwbaarheid,“ bovengenoemde Edelstein.

„Verscheidene innovaties van het eenheidsproces lieten deze integratie, met inbegrip van een nieuwe sub-lithografische microstud (μ-nagel) onderste elektrode (BELS), fijne profielcontrole van MTJ-het vormen en diëlektrische films, geoptimaliseerde BEL/MTJ-metallisering toe, en geoptimaliseerde planarization post-MTJ laag-k over serie en logicagebieden,“ hij zei.

Niet ideale ReRAM
CEA-Leti heeft een machine het leren techniek aangetoond die de „niet ideale“ trekken van weerstand biedend RAM exploiteren (ReRAM).

De onderzoekers hebben verscheidene barrières overbrugd om op reRAM-Gebaseerde apparaten voor de rand te ontwikkelen van gegevensverwerking.

Een ondergroep van AI, machine het leren gebruikt een neuraal netwerk in een systeem. Een neuraal netwerk kraakt gegevens en identificeert patronen in het systeem. Dan, past het bepaalde patronen aan en leert welke van die eigenschappen belangrijk zijn.

ReRAM, ondertussen, is ook een type van volgende-generatiegeheugen. ReRAM heeft lager latentie gelezen en sneller prestaties dan het flashgeheugen van vandaag geschreven. In ReRAM, wordt een voltage toegepast op een materiële stapel, creërend een verandering in de weerstand dat verslagengegeven in het geheugen.

ReRAM, echter, is moeilijk zich te ontwikkelen. Slechts hebben enkelen delen in de markt verscheept. Er zijn andere kwesties. De „huidige benaderingen gebruiken het leren typisch algoritmen die niet met intrinsieke niet-idealities van weerstand biedend geheugen, in het bijzonder cyclus-aan-cyclus veranderlijkheid kunnen worden in overeenstemming gebracht,“ bovengenoemd Thomas Dalgaty van CEA-Leti in Aardelektronika, een technologiedagboek.

„Hier, melden wij een machine het leren regeling die memristorveranderlijkheid exploiteert om Markov bemonstering van kettingsmonte carlo in een vervaardigde serie van 16.384 die apparaten uit te voeren als Bayesian machine het leren model,“ bovengenoemde wordt gevormd Dalgaty. „Onze benadering toont robuustheid aan apparatendegradatie bij aan tien miljoen duurzaamheidscycli, en, gebaseerd op kring en de systeem-vlakke simulaties, wordt de totale die energie wordt vereist om de modellen op te leiden geschat om op de orde van microjoules te zijn, die in het bijzonder lager is dan in bijkomende metaal-oxyde-halfgeleider (CMOS) - gebaseerde benaderingen. “ (Van Mark LaPedus)

Contactgegevens